现在提交吧!

征集讲解教程

DVCon China是关于电子系统和集成电路设计和验证的语言、工具和方法应用的首要会议。会议的重点是使用专业设计和验证语言,如Verilog,SystemVerilog,VHDL,PSL,SystemC和e,以及通用语言,如C,C ++,PERL,Tcl和Python。涉及的工具和方法包括使用测试平台自动化,便携式激励,硬件辅助验证,硬件/软件协同验证,基于断言和形式验证,事务级系统设计,高级综合,低功耗设计技术,3D芯片设计,基于IP的SoC设计方法,参考流程和AMS设计。

DVCon China正在筹备讲解教程,以鼓励更多的企业和参展商参与赞助活动,尤其是规模较小的企业。

DVCon China正在征集时效性强、关注度高、具有较强持续教育内容的讲解教程。

讲解教程赞助商可以在2小时的教育会议期间与观众交流,并有机会在休息、展览和活动后跟进与会者。

DVCon是针对设计和验证工程师的高度针对性场所。

赞助包含以下机会和收益:

  • 您的公司将获得一场120分钟的技术教程演讲机会
  • 您的公司标志将显示在会议现场(舞台背景)
  • 您的公司标志将显示在会议的官方网站上
  • 包含2个免费的演讲者注册名额
  • 您的公司将会在开幕式的幻灯片中列出

注意:组委会技术委员会将根据技术深度和应用性评估您提交的教程。如果有多个组织提交相同的教程,对同一教程,将有一个组织获得以上赞助机会和收益。

赞助金额: 人民币25,000元

讲解教程截止日期

  • 2021年3月26日: 讲解教程提案截止
  • 2021年4月2日: 接受/拒绝通知
  • 2021年4月30日: 提交最终讲解教程内容:标题、摘要、演讲者姓名、所属公司和个人简介
  • 2021年5月14日: 幻灯片草案演示,由教程主席进行审核
  • 2021年5月21日: 提交会议中的最终演示文稿

Copyright © 2021 DVCon, ALL rights reserved.Site designed, developed, and maintained by MCI China

Privacy Statement