2019 Call for Short Workshops

2019 Call for Short Workshops

现在提交吧  View Call for Short Workshops PDF

DVCon China 2019

2019417|中国上海世纪公园皇冠假日酒店

简短研讨会的邀请函

DVCon China是关于电子系统和集成电路设计和验证的语言、工具和方法应用的首要会议。会议的重点是使用专业设计和验证语言,如Verilog,SystemVerilog,VHDL,PSL,SystemC和e,以及通用语言,如C,C ++,PERL,Tcl和Python。涉及的工具和方法包括使用测试平台自动化,便携式激励,硬件辅助验证,硬件/软件协同验证,基于断言和形式验证,事务级系统设计,高级综合,低功耗设计技术,3D芯片设计,基于IP的SoC设计方法,参考流程和AMS设计。

DVCon China正在筹备简短的研讨会,以鼓励更多的企业和参展商参与赞助活动,尤其是规模较小的企业。

DVCon China正在筹备当前具有高度热度并提供强大的持续教育内容的简短研讨会主题。

简短研讨会赞助商可以在60分钟的教育会议期间与观众联系,并有机会在休息、展览和活动后跟进与会者。

DVCon是针对设计和验证工程师的高度针对性场所。提案需要在20181123之前提交。

 

DVCON CHINA简短研讨会赞助:人民币6500

赞助包括:
•周四的60分钟简短研讨会中的演讲。
•简短研讨会内容将通过每月简报、DVCon网站、会议计划和开幕会议进行宣传。
•一个专用的电子邮件分发到DVCon邮件列表。
•在简短研讨会期间,可以分发其他促销项目,如横幅,传单,礼品等。
有关会议的更多信息,请联系会议管理人员Jackie McIntosh,电邮:jackie@mpassociates.com
 

简短研讨会提案要求
截止日期:20181123

•请在提案中提及赞助简短研讨会的公司名称。
•包括演示者姓名、从属关系和传记。
•您的提案应该是简短研讨会的简短摘要,两到五段,最多1,000字。
•请说明这个简短的研讨会是否是实践课程或讲座形式。
•您可能需要的任何须由简短研讨会组织者提供的附加硬件。
 

建议主题

•用于验证和/或设计的SystemVerilog
•SystemC / C / C ++设计和/或系统验证。
•SoC和软件驱动的验证
•基于断言的验证。 SystemVerilog断言,PSL等
•覆盖范围驱动的验证
•高级综合
•低功耗设计和验证技术
•基于IP的安全/加密SoC设计方法
•调试设计和验证
•混合信号建模和验证
•事务级建模(TLM),ESL设计和IP集成(IP-XACT)
•功能安全
•安全
•嵌入式软件验证
•硬件/软件共同开发
•验证高效方法
•形式化方法和静态分析
•仿真
•硅后调试
•FPGA原型设计
•从专有解决方案转向基于标准的设计和验证
•便携式激励
•基于应用程序的设计验证挑战、技术
 

简短研讨会截止日期

2018年11月23日:简短研讨会提案截止
2018年12月11日:接受/拒绝通知
2019年1月10日:向DVCon中国网站和出版物提交最终简短研讨会内容:标题、摘要、演讲者姓名、所属公司和个人简介
2019年3月19日:幻灯片草案演示,由教程主席进行审核
2019年4月3日:提交会议中的最终演示文稿